Introduzione: il cambiamento di paradigma da monolitico a modulare
Il percorso tradizionale di integrazione di più funzioni su un unico die di silicio sempre-più piccolo (Legge di Moore) sta diventando proibitivamente costoso e tecnicamente impegnativo per molte applicazioni. La risposta del settore è l'integrazione eterogenea (HI): assemblaggio di più chiplet specializzati-ottimizzati per logica, memoria, analogico, RF o fotonica-in un pacchetto strettamente accoppiato a livello di sistema-. Questo approccio "Più che Moore" offre prestazioni, flessibilità e time-to{7}}market superiori. Al centro di questa rivoluzione si trova un componente umile ma sofisticato: l'interpositore di silicio e i processi di confezionamento a livello di wafer-(WLP) che rendono tutto ciò possibile.
Capitolo 1: L'interpositore di silicio: il sistema nervoso del sistema
Un interpositore è un substrato passivo di silicio che si trova tra la base del pacchetto e i chiplet impilati. Non è un chip del dispositivo vero e proprio, ma una-"scheda elettronica" ad alta densità su silicio.
- Funzione: il suo ruolo principale è fornire migliaia di percorsi elettrici ultra-sottili tra i chiplet posizionati su di esso. Ciò si ottiene attraverso una rete di micro-protuberanze sulla sua superficie e fili di rame verticali Through-Silicon Vias (TSV)-che passano completamente attraverso il wafer interpositore di silicio, collegando i lati superiore e inferiore.
- Perché il silicio? I substrati di vetro o organici non possono eguagliare i vantaggi del silicio:
- Corrispondenza CTE: il suo coefficiente di espansione termica (CTE) si adatta perfettamente a quello dei chiplet di silicio, prevenendo stress meccanici e guasti durante i cicli di temperatura.
- Cablaggio ultra-sottile: la litografia a semiconduttore consente una densità di cablaggio su scala micron-, superando di gran lunga qualsiasi substrato organico, consentendo l'enorme interconnettività necessaria, ad esempio, per collegare una GPU a più stack di memoria ad alta-larghezza di banda (HBM).
- Conduttività termica: il silicio diffonde efficacemente il calore dai potenti chiplet di elaborazione.
Capitolo 2: La sfida della produzione: dal wafer all'interposer
La produzione di un interposer impeccabile spinge l'elaborazione e la gestione dei wafer ai suoi limiti:
- Wafer iniziale: richiede silicio ad alta-resistività per ridurre al minimo la perdita di segnale alle alte frequenze. Deve inoltre avere un'eccellente uniformità cristallografica per un'incisione TSV precisa.
- Formazione TSV: questa è una sfida fondamentale. Fori stretti e profondi vengono incisi sull'intero wafer (o sulla maggior parte di esso) utilizzando l'incisione avanzata di ioni reattivi profondi (DRIE). Questi fori vengono quindi rivestiti con un isolante, uno strato barriera e riempiti di rame.
- Assottigliamento del wafer: dopo l'elaborazione del lato anteriore-, il wafer deve essere assottigliato dal retro (spesso fino a 100 µm o meno) per esporre il fondo dei TSV per la connessione. Questo processo di rettifica-richiede estrema precisione per evitare la deformazione, la rottura o lo stress dei wafer che riducono le prestazioni del dispositivo. La successiva lucidatura (distensione) è fondamentale.
- Incollaggio/disincollaggio temporaneo: il wafer fragile e sottile viene temporaneamente incollato a un vetro portante rigido utilizzando un adesivo speciale per il supporto durante la manipolazione e l'elaborazione del lato posteriore-, quindi staccato al termine di un'operazione delicata.
Capitolo 3: L'ecosistema: confezionamento e assemblaggio a livello di wafer-
L'interpositore è la piattaforma, ma Wafer-Level Packaging (WLP) è l'insieme di tecniche che costruiscono il sistema finale:
- Fan-Out Wafer-Level Packaging (FO-WLP): i chiplet vengono posizionati su un supporto temporaneo e viene applicato un composto di stampo epossidico per formare un "wafer ricostituito" attorno ad essi. Gli strati di ridistribuzione (RDL) di pellicola metallica sottile- vengono quindi fabbricati sopra per distribuire le connessioni a un passo più ampio, eliminando la necessità di un substrato tradizionale o di un interpositore per applicazioni meno dense. È una soluzione-economica per processori mobili e moduli RF.
- Integrazione 2.5D: il classico approccio basato sull'interposer-. Più chiplet vengono posizionati fianco a fianco-a-su un interpositore passivo di silicio contenente TSV. È lo standard per l'integrazione di CPU/GPU con la memoria HBM.
- Integrazione IC 3D: porta lo stacking a un livello superiore collegando i chiplet direttamente uno sopra l'altro utilizzando micro-bump o collegamento ibrido (collegamento diretto da rame-a-rame). Ciò consente di ottenere la massima densità di interconnessione e percorsi più brevi possibili, fondamentali per i futuri acceleratori di intelligenza artificiale. Richiede servizi di assottigliamento e incollaggio dei wafer ancora più avanzati.
Capitolo 4: L'imperativo strategico per fonderie e OSAT
Per le fonderie di semiconduttori e le società OSAT (Outsourcing Semiconductor Assembly and Test), padroneggiare la tecnologia interposer e WLP è una necessità competitiva. Richiede una comprensione integrata verticalmente di materiali, processi e stress termico-meccanico. Il loro successo dipende da una catena di approvvigionamento affidabile per le materie prime specializzate:
- Wafer ultra-sottili con variazione di spessore ridotta (TTV) per l'assottigliamento.
- Wafer di silicio ad alta-resistività per interposer a bassa-perdita.
- Wafer di prima qualità-con superfici impeccabili per litografia RDL-a passo fine.
- Servizi di cubettatura di precisione per isolare queste confezioni complesse e sottili senza danneggiarle.
Un partner per la rivoluzione del packaging
Le aziende che guidano la rivoluzione dell’HI non possono permettersi incoerenze nei materiali di base. Sibranch Microelectronics funge da abilitatore fondamentale in questo ecosistema. Le nostre capacità affrontano direttamente i punti critici del packaging avanzato:
Forniamo wafer di silicio ultra-piatti e ad alta resistività, ideali per la fabbricazione di interposer.
I nostri servizi-di macinazione e cubettatura sono esattamente i passaggi a valore-aggiunto necessari per trasformare un wafer standard in un sottile, pronto-per-lavorare il substrato interpositore o per isolare pacchetti delicati.
La nostra esperienza nella gestione dei wafer ultra-sottili e nella comprensione delle sfide associate fornisce un supporto inestimabile agli ingegneri del packaging.
Offrendo sia substrati specializzati che servizi di lavorazione di precisione, agiamo come un-fornitore di soluzioni a punto singolo, riducendo la complessità della catena di fornitura e i rischi per i nostri partner nel campo degli imballaggi avanzati.
Conclusione: il nuovo centro di gravità
Nell'era dell'integrazione eterogenea, il pacchetto è il sistema e il silicio al suo interno-sia come chiplet attivo che come interposer passivo-è più vitale che mai. Le complessità dei TSV, dell'assottigliamento dei wafer e dell'impilamento 3D hanno elevato la scienza dei materiali e la produzione di precisione al centro della scena. Il successo in questo nuovo paradigma richiede una profonda collaborazione lungo tutta la catena di fornitura, a partire da un partner del substrato che comprenda che il wafer non è più solo una tela per i transistor, ma un componente integrale e tridimensionale del sistema finale-nel-package stesso.